FPGA 时钟
在任何数字电路设计中，可靠的时钟是非常关键的。时钟一般可分为全局时钟、门控时钟和多级逻辑时钟等几种类型。 ２．１．１ 全局时钟 全局时钟或同步时钟是最简单、可靠的时钟。在FPGA设计中时钟的最
http://blog.cechina.cn/ya...ssage.aspx 2008/10/21
时钟分配
首页＞ADI模拟器件公司＞时钟和定时IC＞时钟分配时钟分配ADI公司提供超低抖动时钟分配集成电路（IC）和时钟发生IC，用于无线基础设施、仪器仪表、宽带、自动测试设备（ATE）和其它要求亚皮秒性能的
http://www.cechina.cn/com...etail.aspx 2009/02/28
LED 时钟IC
LED时钟IC 59个LED显示秒，每秒动态加一个LED显示。 有多种按键功能选择。 A：可选择推制设置时分，响闹 B：按按键置时分，响闹。 有一个独立的响闹触发口，可作钟控收音机电源控制用或音乐
http://www.cechina.cn/com...etail.aspx 2007/09/22
STM32 时钟系统
在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。①HSI是高速内部时钟，RC振荡器，频率为8MHz。②HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为
http://blog.cechina.cn/ti...ssage.aspx 2009/07/24
FPGA 时钟问题
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销
http://bbs.cechina.cn/sho...x?id=61489 2008/10/29
2812的 时钟系统
1. 振荡器OSC和锁相环PLL 2812基于PLL的时钟模块可以采用两种模式，一种是PLL未被禁止的情况下（旁路或使能），使用外部晶振给2812提供时钟信号，使用X1/CLKIN引脚和X2引脚
http://blog.cechina.cn/se...ssage.aspx 2009/11/04
时钟集合 Clock Groups
设计中存在着许多时钟，然而，并非所有时钟都相互关联，况且某些时钟间相互关联是没有必要的。异步时钟就是不相关时钟（异步时钟有不同的理想时钟源）。专用时钟也不一定在同一时刻激活（例如，多元时钟）。必须向
http://blog.cechina.cn/ti...ssage.aspx 2009/07/08
FPGA的 时钟设计
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为，并且调试困难、花销
http://blog.cechina.cn/ni...ssage.aspx 2008/11/09